차세대 HBM 메모리 개발에 따른 Digital block에 대한 DFT Architecture 구현 및 Implementation flow 전반에 걸친 업무를 진행하고 있습니다. HDPF 구조를 기반으로 PCIe, UCIe 등 Interface IP 개발 및 다양한 형태의 Digital Design에 대한 Implementation을 진행하고 있습니다. 최첨단 공정과 최신 EDA Tool을 기반으로 PPA(Performance, Power, Area) 측면에서 최적화된 경
쟁력 있는 고객 맞춤형 HBM을 개발하고 있습니다.
자격 요건
• 학력은 학사 이상, 반도체/전자/전기/물리/기계 등 공학계열 전공자인 분
• 아래 역량 중 하나 이상의 역량이 있으며 경력 8년 이상 이신 분
1) 5nm 이하 선단 공정의 디자인 최적화를 위한 PPA 개선
2) HPDF Design 설계 및 Implementation flow 경험
3) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
4) DFT 구현 및 검증 (MBIST, Tessent SSH/SSN, TestMAX 등)
우대사항
• TSMC 3nm 공정 개발 경험
• Tessent SSH/SSN 기반 DFT 구현 및 검증
• HPDF Top Project Management
채용절차
• 서류 지원
- 12/5(금)~12/15(월) 오후 5시
- 제출한 지원서를 바탕으로 학력 사항, 전공 역량 등을 검토하여 모집 분야와의 연관성을 종합적으로 판단
- 지원서 또는 제출서류 상 허위 기재가 있거나 자기소개서 표절이 확인된 경우, 전형 단계에서의 불이익 및 입사 취소 가능
• SKCT 전형
- SKCT는 온라인으로 진행되며 심층 검사만 진행
- SKCT 4개월 내 1회 시험 원칙으로, 응시일 기준 4개월 내 SKCT 응시 이력이 있는 경우 앞선 SKCT 점수로 대체
• 면접 전형
- 지원자의 가치관, 성격, 보유 역량 수준 등을 지원자와의 진솔한 대화를 통해 종합적으로 검증
- 특정 직무의 경우, 면접이 1차/2차 분리 진행 또는 통합 면접으로 진행될 수 있으며, 면접과 관련된 자세한 사항은 별도 안내 예정
• 건강검진
- 입사 후 원활한 업무 수행을 위한 지원자의 기본적인 건강 체크