[회사 소개] 망고부스트는 획기적인 새로운 데이터 처리 장치(DPU)를 개발하는 스타트업입니다. 망고부스트의 새로운 DPU는 서버 시스템에 맞춤화되고 유연하게 통합되어 무수한 시스템 오버헤드를 해결하고 다른 장치(SSD, GPU, NIC 등)를 더 스마트하게 만들 수 있습니다. 그 결과, 망고부스트 DPU는 시스템 효율성, 성능, 확장성, 비용 효율성을 획기적으로 향상시킵니다. 망고부스트는 OSDI나 ISCA와 같은 최상위 컴퓨터 시스템 및 아키텍처 학술대회에서 발표된 10년간의 연구 성과를 바탕으로 2022년 설립되었습니다. 망고부스트는 2022년 1,000만 달러의 시드 펀드와 2023년 5,500만 달러의 시리즈 A 펀드를 유치하며 미국과 한국에서 활발히 성장하고 있습니다. [포지션 개요] 망고부스트에서 ASIC과 FPGA 플랫폼을 대상으로 한 첨단 하드웨어 설계를 위해 Digital Hardware IP Design, Design Technology, FPGA Prototyping 등 다양한 전문 트랙에서 IP Design Engineer를 모집하고 있으며, 엔지니어들은 자신의 전문성과 프로젝트 필요에 따라 하나의 역할에 집중하거나 여러 역할에 걸쳐 기여할 수 있습니다. [역할 범위] 1. Digital Hardware IP Logic Design • Verilog/SystemVerilog 또는 SystemC를 활용한 DPU IP의 Architecture design, RTL design 및 구현 • Production-grade 디자인에서 Performance, Power, Area 최적화 2. Design Technology (Design Flow & Automation) • FPGA/ASIC 프로젝트를 위한 IP development 및 QA flow 개발 및 유지 • IP를 대규모 SoC 디자인에 통합하기 위한 integration flow 개발 및 유지 • EDA workflow를 위한 automation script(Python, Perl 등) 작성 및 개선 • Tool version 평가 및 methodology 검토를 포함하여 EDA vendor와의 주요 contact point 역할 수행 3. FPGA Prototyping & Product Development • FPGA IP integration, synthesis, validation 주도 • ASIC verification 및 초기 배포 테스트를 위한 FPGA prototype 개발 • 개발부터 배포까지 상용급 FPGA 프로젝트 진행

• PPA(Power, Performance, Area)에 중점을 두고 FPGA 및 ASIC 구현을 위한 고품질 IP 개발 • 효율적인 IP design 및 delivery flow 구축 및 유지 • Integration 및 validation을 위해 cross-functional 팀(Architecture, Verification, SoC design, Software)과 협업 • IP verification 및 FPGA 기반 상용 제품을 위한 FPGA 시스템 구축 • 최신 design methodology 및 산업 동향 지속적으로 학습

• Electrical Engineering, Computer Engineering, Computer Science 또는 관련 전공의 학사, 석사, 박사 학위 보유 • ASIC 또는 FPGA 설계 환경에서 최소 3년 이상의 하드웨어 설계 실무 경험 • 디지털 하드웨어 설계 개념 및 SoC 또는 FPGA 개발 흐름에 대한 탄탄한 이해 • Verilog HDL 및 industry-standard EDA tools 실무 경험

1. Digital Hardware IP Logic Design • Network 또는 high-speed interface IPs (Ethernet, PCIe, UCIe) 관련 경험 • Storage 관련 IPs (예: SSD controller design) 경험 • High-Level Synthesis (예: Catapult HLS 또는 Stratus) 경험 2. Design Technology (Design Flow & Automation) • Top-level SoC integration 및 RTL, DV, backend implementation 전반에 걸친 end-to-end design flow 구축 경험 • RTL code transformation/generation 및 memory model replacement를 포함한 design workflow scripting 및 automation 경험 • Standard cell libraries, memory models, hard macro IPs 관리 및 DRC(linting, CDC, synthesizability)와 RTL-level power estimation 등의 QA flow 구축 경험 • EDA tool version 평가 및 새로운 methodology/technology 검토 경험 3. FPGA Prototyping & Product Development • Vendor-specific toolchains(Vivado, Quartus 등)를 사용한 FPGA 프로젝트 수행 실적 • 상용 FPGA 기반 제품 개발 경험 • ARM-based FPGA platforms, PCI Express, Ethernet interfaces, memory subsystems(예: DDRx, LPDDRx, NAND, NOR) 경험

1. 서류 전형 2. 실무진 면접(기술 PT면접) 3. 임원 면접 4. 처우 협의 5. 최종 합격

• 점심식대 연봉 외 별도 제공 (15,000원) • 야근 시 식대 (15,000원) 및 택시비 제공 • 종합병원에서 높은 수준의 건강검진 매년 제공 (+1일 공가) • 최고사양의 업무기기 및 사무용품 (모션데스크, 허먼밀러 의자 등) • 커피 및 스낵바 무제한 제공 • 경조사 지원 • 스톡옵션 등 성과에 따른 보상의 기회 • 업무상 도서구매 지원, 컨퍼런스 지원 등 성장의 기회