company logo
(주)디노티시아

[SoC] SoC / RTL Design Engineer

51-300명
  • 공고소개
  • 주요업무
  • 자격요건
  • 우대사항
  • 채용절차
  • 기타안내
이 포지션에 합격해 입사하시면 리멤버에서 합격 보상금 50만원을 드립니다
[회사소개] 디노티시아는 AI와 ​데이터 ​시스템의 ​융합을 통해 ​혁신적인 가치를 창출하는 장기기억 ​인공지능 ​전문기업으로, 세계에서 ​가장 권위 있는 ​스타트업 평가 ​기관 ​CB Insights의 ​‘2025 ​글로벌 ​AI 100’에 선정되며 ​기술력과 ​성장성을 인정받았습니다. 디노티시아는 ​세계 ​최초로 ​개발한 벡터 데이터 ​연산 가속기 ​'VDPU'를 ​기반으로 고성능 ​벡터 데이터베이스 ​‘SEAHORSE(씨홀스)’를 ​선보이고 있으며, 이를 ​통해 생성형 ​인공지능의 핵심 기술인 RAG(Retrieval-Augmented Generation) 솔루션을 구현하고 있습니다. 또한 독자적으로 개발한 LLM 파운데이션 모델 'DNA'를 활용한 엣지 디바이스 ‘MNEMOS(니모스)’를 통해 개인화된 AI 경험을 제공하고 있습니다. 디노티시아는 벡터 데이터베이스 처리에 특화된 반도체 기술과 최적화된 알고리즘을 통합해 새로운 인공지능 패러다임을 제시하고 있습니다. 누구나 쉽게 인공지능을 활용할 수 있는 AGI의 미래, 디노티시아와 함께 만들어갈 인재를 기다립니다. [직무소개] 디노티시아 SoC그룹 Design팀에 합류할 숙련된 SoC / RTL Design Engineer를 채용하고자 합니다. 본 포지션은 SoC(System on a Chip) 설계 및 양산용 반도체 칩 개발 분야에서 5년 이상의 관련 경력을 보유한 인재를 대상으로 하며, 복잡한 SoC의 설계 및 구현에 기여할 수 있는 컴퓨터 아키텍처에 대한 깊은 이해를 요구합니다. 또한 CPU, PCIe, DDR 등과 같은 Vendor IP에 대한 이해를 기반으로 SoC 요구사항에 부합하는 구성(configuration)을 제안하고, IP 통합 및 기능 검증을 수행할 수 있는 역량을 갖춘 인재를 선호합니다.

주요업무

• Verilog를 사용하여 고성능 및 저전력 RTL 블록 설계, 개발 및 최적화 • 타 부서(Verification, Backend 등)와 협업하여 칩 아키텍처 및 모듈 사양 정의 • 다양한 IP 블록의 통합을 주도하고, 전체 아키텍처 요구사항 충족 여부 검증 • Synthesis, 타이밍 분석 및 전력 최적화를 통해 설계 목표 달성 • 검증 팀과 긴밀히 협업하여 검증 계획 수립 및 설계 안정성 확보 • 블록 단위 및 시스템 레벨 디버깅 수행 • SoC 설계를 위한 Synthesis, Timing 분석 및 DFT(Design for Testability) 요구사항 지원 • Design Review 참여, 설계 문서 작성 및 고품질 산출물 제공 • 최신 반도체 산업 트렌드 및 기술 동향을 지속적으로 파악하여 기술 혁신에 기여

자격 요건

• 전기전자공학, 컴퓨터공학 또는 관련 분야 학사 또는 석사 학위 보유 • RTL 설계 및 SoC 개발 경력 5년 이상 • 컴퓨터 아키텍처에 대한 폭넓은 지식과 실무 경험 • Pipeline, Cache, Memory System을 포함한 CPU, GPU, NPU 아키텍처에 대한 이해 • 양산(Mass Production) 칩 설계 및 출시 경험 • Verilog 또는 VHDL에 대한 숙련도 및 ASIC/FPGA 설계 프로세스에 대한 이해 • Cadence, Synopsys, Mentor Graphics 등 EDA Tool 사용 경험 • 우수한 문제 해결 능력 및 원활한 커뮤니케이션 역량 • [Tools and Technologies] - Language: Verilog, SystemVerilog, C/C++, Python, TCL - Synthesis and Timing: Synopsys DC, Cadence Genus, PrimeTime - Simulation and Debugging: ModelSim, VCS, DVE - Protocols: AMBA (AXI, AHB, APB), PCIe, UCIe, etc. - Version Control: Git, Perforce

우대사항

• 저전력 설계 기법 및 방법론 경험 • Python 또는 TCL 등 스크립트 언어 활용 경험 • HW/SW co-design 및 디버깅 경험

채용절차

서류전형 > 1차 인터뷰 > 2차 인터뷰 > 레퍼런스 체크 > 처우협의 > 최종합격 * 전형 절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다. 디노티시아는 모든 사람의 다양성을 존중하며 글로벌 테크 스타트업의 조직문화를 만들어가고 있습니다. 채용 과정에서 연령, 성별, 국적 등 업무 역량과 관계없는 요소로 차별하지 않으며, 지원자 모두에게 공정한 기회를 제공하고 있습니다. AI와 벡터 데이터베이스 분야에서 업계 최고의 인재들이 함께하고 있는 디노티시아에 많은 관심 부탁드리며, 채용 관련하여 궁금하신 점은 언제든지 디노티시아 인사팀에 문의주시기 바랍니다.

기타안내

[복리후생] • 유연근무제 및 재택근무제 운영 • 업무 장비 및 업무 관련 도서 지원 제도 운영 • 점심식사 및 야근식대 지원 • 스낵바 상시 운영 • 수면 캡슐 및 마사지 체어 운영 • 경조비 및 경조휴가 제공 • 생일 및 명절 선물 제공 • 연간 무료 건강검진 제공
이 포지션에 필요한 전문분야/기술
C++
Python
회로설계
반도체
회사 로고
(주)디노티시아
정보 보기
리멤버에서 수집한 기업 정보입니다. 정보 수정이 필요할 경우, 아래 경로로 요청해 주세요.
리멤버 앱 > 더보기 > 1:1 문의
먼저 입사한 실무자에게 조언을 구해보세요
사용자가 커넥트에 입력한 정보를 기반으로 제공됩니다
company logo
(주)디노티시아

[SoC] SoC / RTL Design Engineer

51-300명
직급/직책기타
연봉협의
근무지서울특별시 강남구 서울특별시 서초구
경력5년 이상
학력학사 이상
마감일
2026.03.03
이 공고를
주변에도 알려주세요