주요업무
• 직접 수행 — 핵심 업무
a. Top-Level RTL 통합: 디지털/아날로그 IP 블록 통합, 버스 구조(AXI, AHB 등) 연결 및
정합성 검토, 아날로그 블록 Wrapper 작성
b. 클럭 및 리셋 아키텍처 설계: Clock Domain 정의, CDC 처리, Reset 시퀀싱,
Clock Gating 구조 설계
c. 파워 도메인 관리: 멀티 파워 도메인 정의 및 UPF 작성, Level Shifter/Isolation Cell 배치, Power Sequencing 정의
d. STA 및 타이밍 클로저: 전체 칩 Setup/Hold Slack 분석·수정, OCV/MMMC 분석,
타이밍 클로저 수행
e. GLS 및 Sign-off: Gate-level 시뮬레이션 기능 검증, 테이프아웃 체크리스트 관리 및 최종 데이터 제출
• 협업 및 조율
a. Synthesis & P&R: SDC 제약 조건 제공 및 합성 결과 검토, 플로어플랜 및 P&R 결과 피드백 (실행은 외부 파트너)
b. DFT (Scan Chain, MBIST): 테스트 요구사항 정의 및 외부 파트너 결과 검토 — 직접 구현 불필요
c. Physical Verification: LVS/DRC 결과 검토 및 외부 파트너 지원