• ASIC, SOC 설계전문회사 (삼성전자 SOC반도체 설계파트너) • 매출 : 100억원, 임직원 : 80명 • 근무지: 경기도 화성시 동탄산업단지

1. 검증 환경 구축 및 Verification Planning • Design Specification 분석 및 Verification Strategy 수립 • Block / Sub-System / SoC Level Verification Plan 작성 • UVM 기반 Verification Environment 개발 및 유지보수 • Verification IP를 활용한 Interface Protocol 검증 환경 구축 2. 기능 검증 및 Coverage Closure • RTL 기능 검증 및 Test Case 개발 • Functional Coverage 및 Code Coverage 분석 • Coverage Closure 및 Verification Sign-off 수행 • Simulation 결과 분석 및 Debug Report 작성 3. RTL 이슈 분석 및 유관부서 협업 • Design Engineer와 협업하여 RTL 이슈 분석 및 Root Cause 도출 • Backend Implementation 및 Software 개발 조직과 협업하여 검증 환경 지원 • Silicon Bring-up 및 Post-Silicon Debug 과정 참여 • 고객 요구사항 변경에 따른 Verification Impact 분석 및 대응 4. Verification 산출물 및 기술 문서 작성 • Verification Plan, Test Specification, Coverage Report 작성 • Verification Methodology 및 개발 가이드 문서 작성 • 프로젝트 Verification Sign-off 산출물 관리 5. 글로벌 기술 커뮤니케이션 • Spec, IP, Verification Guide 문서 분석 및 프로젝트 적용 • 국내외 고객사 및 IP Vendor와 기술 협의 • 필요 시 영어 기반 회의 및 기술 커뮤니케이션 수행

[지원자격] • 관련경력 7~20년 우대 • Verilog, SystemVerilog 활용 역량 보유자 • UVM 기반 Verification 경험 보유자 • ASIC 또는 SoC Verification Flow에 대한 이해 보유자 • Simulation, Debug 및 Coverage 분석 경험 보유자 • RTL Design 및 SoC Architecture에 대한 이해 보유자 • AMBA AXI / AHB / APB Protocol에 대한 이해 보유자 • CDC, Reset Architecture, Low Power Design에 대한 이해 보유자 • Verification Sign-off Process에 대한 이해 보유자 • Xcelium, VCS, Questa Simulation 등 Verification Tool 활용 경험 보유자 • Verdi, DVE 등 Debug Tool 활용 경험 보유자 • Functional Coverage 및 Regression 환경 운영 경험 보유자 ＜우대사항＞ • Assertion 기반 Verification 경험 보유자 • Formal Verification 경험 보유자 • Emulation 또는 FPGA Prototyping 활용 경험 보유자 • UPF 기반 Low Power Verification 경험 보유자 • Spyglass Lint / CDC / RDC 활용 경험 보유자 • Silicon Bring-up 및 Post-Silicon Debug 경험 보유자 • 고객 대응 및 Technical Discussion 경험 보유자 • Python, Perl, Tcl, Ruby, Shell Script 등을 활용한 자동화 경험 보유자 • Regression Framework 개발 및 유지보수 경험 보유자 • 영어 기반 기술 문서 검토 및 커뮤니케이션이 가능한 분

• Python, Perl, Tcl, Ruby 등 스크립트 언어를 활용한 설계 자동화 경험 보유자 • PCIe, USB, MMC, QSPI, Ethernet 등 High-speed Interface 설계 경험 보유자 • CPU Subsystem/IP Integration 경험 보유자 　→ Arm Cortex-A/M/R Series 및 GIC, CoreSight, SECJTAG, PMU • Video/Camera/Display IP 설계 경험 보유자 　→ RGB/MCU Parallel Interface, CPI, MIPI CSI/DSI, HDMI, DP 등 • System/Peripheral IP 설계 경험 보유자 　→ PMU, SPI, I2C, UART, SCP, IOMUX, CMU, SYSREG, CFG_BUS 등 • In-house Tool 개발 또는 활용 경험 보유자 　→ RTL Integrator, CFG_BUS Generator 등 • Backend Implementation 및 Silicon Bring-up 협업 경험 보유자 • 영어 기반 기술 문서 검토 및 해외 파트너사와의 기술 커뮤니케이션이 가능한 분

서류전형-면접-최종합격