우대사항
• Analog 엔지니어와의 Mixed-Signal Co-simulation 경험자 우대
• 테이프아웃(Tape-out)부터 양산까지 Full-cycle 실무 경험자 우대
• UVM, C, Python 등을 활용한 검증 환경 구축 경험자 우대
• 표준 고속 프로토콜(SerDes, PCIe, NAND/DDR, ONFI, Toggle 등) 인터페이스 제어 로직 구현 경험자 우대
• GHz 단위의 High-speed 회로에 대한 STA 타이밍 제약(Constraint) 설정 및 최적화 경험자 우대
• 고속 신호 무결성(Signal Integrity) 및 Jitter, Skew에 대한 높은 이해도를 보유하신 분 우대
• FPGA prototyping 및 에뮬레이션을 통한 통합 칩 설계 및 검증 경험자 우대
• DFT(Design For Testability) 아키텍처 이해 및 적용 경험자 (ATPG, BIST, Scan 등) 우대