company logo
(주)파두

[FADU] Mixed Signal IC/PMIC Digital Logic Design Engineer

누적 투자 400억↑
301-1,000명
유연근무제
음료/간식 제공
교육비 지원
경조금
반반차 제도
장기근속 포상
식대 지원
성과급
  • 공고소개
  • 주요업무
  • 자격요건
  • 우대사항
  • 채용절차
  • 기타안내
이 포지션에 합격해 입사하시면 리멤버에서 합격 보상금 50만원을 드립니다
(주)파두 조직 이미지 0
(주)파두 조직 이미지 1
(주)파두 조직 이미지 2
(주)파두 조직 이미지 3
(주)파두 조직 이미지 4
⚡We Create Future, FADU 데이터 폭증의 시대, IT 기술은 클라우드, 인공지능, 빅데이터와 같은 데이터 중심 패러다임으로 급격히 전환 되었습니다. 데이터를 저장하는 스토리지 분야에서도 역시 고성능과 저전력에 대한 요구사항들이 복잡, 다양해지고 있습니다. FADU는 데이터센터에 특화된 여러 시스템 반도체 제품을 설계하는 Fabless입니다. FADU는 자사의 혁신적 Architecture를 기반으로 이 새로운 패러다임 변화와 새로운 미래를 함께 개척할 동료를 찾고 있습니다. ⚡About FADU FADU는 NVMe SSD 컨트롤러와 데이터센터 SSD 제품을 개발하기 위해 업계 최고의 전문가들이 모여 만든 회사입니다. 2015년 첫 발걸음을 뗀 이후로 인텔과 Meta를 비롯한 국내외 빅테크 기업들와 파트너쉽을 맺으며 지금까지 다양한 데이터센터 SSD 제품을 선보이고 있습니다. FADU에서는 SSD 컨트롤러 외에도 데이터센터에 특화된 종합 시스템 반도체 팹리스로 도약하기 위해 PMIC, CXL, 그리고 AI 반도체와 같은 여러 기술에 대한 연구와 개발을 하고 있습니다. FADU와 함께 World Class로 성장하며, 최고의 기술과 서비스를 선도할 인재를 모집합니다. 높은 전문성과 열정으로 똘똘 뭉친 최고의 동료들과 지금 함께하세요!

주요업무

⚡SSD의 경쟁력을 나타내는 가장 중요한 지표로는 성능(읽기와 쓰기의 속도 및 응답 시간)과 ​함께 전력 효율을 꼽습니다. ​SSD 수준의 전력 효율 향상을 위해서는 ​SSD 컨트롤러뿐만 아니라 SSD를 구성하는 개별 부품들의 필요에 맞게 효율적으로 전력이 공급되도록 관리하는 소자의 역할이 중요합니다. ​ MS팀은 FADU SSD 컨트롤러에 최적화된 컴패니언 칩(companion ​chip)으로서 전력 관리 소자를 개발하여 ​SSD 수준의 전력 효율을 한 차원 더 끌어 올리는 것을 목표로 하고 있습니다. [PMIC ​Digital Logic RTL ​설계] • 전력 관리 ​IC(PMIC) ​내 디지털 ​제어 ​로직 ​설계 (LDO, BUCK ​Converter ​제어 등) • State Machine ​설계 ​및 ​시스템 전력 시퀀스 ​제어, Fault ​protection ​(OVP, OCP, ​OTP 등) ​관련 ​제어 로직 설계 ​ • 디지털 ​통신 인터페이스(I2C, I3C, SPI 등) 및 레지스터 맵 설계 • Verilog / SystemVerilog를 이용한 RTL(Register Transfer Level) 설계 및 구현 • Micro-architecture 설계 및 사양서(Specification) 작성 • Block level 및 Chip level 기능 검증 (Simulation, Debugging) • Synthesis, STA(Static Timing Analysis) 및 Timing Closure 지원 • Analog/Mixed-Signal팀 및 Backend(Physical Design / Design House) 팀과의 협업

자격 요건

• 학사 이상 (전자공학, 반도체 회로 설계, 컴퓨터 공학 등 관련 전공) • Digital RTL 설계 분야 실무 경력 5년 이상 • Verilog RTL Coding, 시뮬레이션 숙련자 • ASIC / SoC Front-end 설계 플로우 전반에 대한 이해도가 있으신 분 • 원활한 커뮤니케이션 능력을 갖추고 타 부서와의 협업에 능하신 분

우대사항

• Analog 엔지니어와의 Mixed-Signal Co-simulation 경험자 우대 • 테이프아웃(Tape-out)부터 양산까지 Full-cycle 실무 경험자 우대 • UVM, C, Python 등을 활용한 검증 환경 구축 경험자 우대 • Power / Analog IC 내 디지털 로직 설계 경험자 우대 • Low Power 설계 기법(Clock Gating, Power Gating, UPF 등) 적용 경험자 우대 • FPGA prototyping 및 에뮬레이션을 통한 통합 칩 설계 및 검증 경험자 우대 • DFT(Design For Testability) 아키텍처 이해 및 적용 경험자 (ATPG, BIST, Scan 등) 우대

채용절차

• 서류전형 - 1차면접 - 2차면접 - 처우협상

기타안내

⚡몰입을 위한 근무환경 • 자유로운 출퇴근이 가능한 유연근무제 운영 (10 to 4 코어타임) • 승인절차 없이 사용하는 기본 20일의 연차 휴가 • 무제한 간식, 안마의자, 플레이스테이션 등 구비 휴식 공간 운영 • 점심 및 야근식대 지급 (각 15,000원) ⚡성장을 위한 지원 • 전문 강사가 강의하는 영어 회화 교육 지원 • 직무에 필요한 외부 교육 프로그램 수강 지원 • 구성원 간 이해 향상을 위한 조직강화활동비 지원 ⚡건강한 회사생활 지원 • 임직원과 가족을 위한 종합건강검진 제공 (연2회) • 배우자까지 넓게 경조금 및 경조휴가 제공 • 입사축하 가족 꽃선물과 웰컴키트 지급 • 타운홀 미팅, 주제별 런치 프로그램 등 소통 프로그램 운영
이 포지션에 필요한 전문분야/기술
반도체
ASIC
FPGA
DFT
DSP
회사 로고
(주)파두
정보 보기
누적 투자 금액
420억원 이상
투자사
KOSDAQ, 포레스트파트너스, 아이비케이캐피탈, 스마일게이트인베스트먼트, 캡스톤파트너스
리멤버에서 수집한 기업 정보입니다. 정보 수정이 필요할 경우, 아래 경로로 요청해 주세요.
리멤버 앱 > 더보기 > 1:1 문의
먼저 입사한 실무자에게 조언을 구해보세요
사용자가 커넥트에 입력한 정보를 기반으로 제공됩니다
company logo
(주)파두

[FADU] Mixed Signal IC/PMIC Digital Logic Design Engineer

누적 투자 400억↑
301-1,000명
유연근무제
음료/간식 제공
교육비 지원
경조금
반반차 제도
장기근속 포상
식대 지원
성과급
연봉협의
근무지서울특별시 강남구
경력5년 이상
학력학사 이상
마감일
2026.08.21
D-3
이 공고를
주변에도 알려주세요