[회사 소개] Agentic AI의 확산으로 AI 인프라의 패러다임이 근본적으로 변화하고 있습니다. 수많은 에이전트가 동시에 구동되는 환경에서 기존 데이터센터 구조는 성능과 효율의 한계에 직면해 있습니다. 망고부스트는 이러한 변화에 선제적으로 대응하며, AI 데이터센터의 전 계층을 혁신하는 'Full-Stack AI infra solution'을 제시합니다. 우리는 AI 추론 성능 최적화 엔진인 LLMBoost 소프트웨어와, 독자 설계한 DPU 바탕으로 구동되는 GPU 및 스토리지 시스템을 비롯해 이를 유기적으로 통합하고 제어하는 오케스트레이션 소프트웨어까지 AI 인프라의 모든 계층을 직접 설계하고 개발합니다. 단순히 개별 제품을 만드는 것을 넘어, 시스템 전반의 복잡한 병목 현상을 해결하고 비효율을 근본적으로 제거하는 데 집중합니다. 망고부스트의 기술은 데이터 이동 및 코디네이션 비용을 최소화하고 시스템 자원 활용도를 극대화하여, 고객에게 압도적인 성능과 최적의 TCO를 제공합니다. 현재 우리의 솔루션은 글로벌 파트너사의 실제 AI 인프라에 적용되어 그 가치를 증명하고 있으며, 망고부스트는 이를 통해 글로벌 AI 데이터센터의 새로운 표준을 정립해 나가고 있습니다. [역할 범위] 1. Digital Hardware IP Logic Design • Verilog/SystemVerilog 또는 SystemC를 활용한 DPU IP의 Architecture design, RTL design 및 구현 • Production-grade 디자인에서 Performance, Power, Area 최적화 2. Design Technology (Design Flow & Automation) • FPGA/ASIC 프로젝트를 위한 IP development 및 QA flow 개발 및 유지 • IP를 대규모 SoC 디자인에 통합하기 위한 integration flow 개발 및 유지 • EDA workflow를 위한 automation script(Python, Perl 등) 작성 및 개선 • Tool version 평가 및 methodology 검토를 포함하여 EDA vendor와의 주요 contact point 역할 수행 3. FPGA Prototyping & Product Development • FPGA IP integration, synthesis, validation 주도 • ASIC verification 및 초기 배포 테스트를 위한 FPGA prototype 개발 • 개발부터 배포까지 상용급 FPGA 프로젝트 진행

• PPA(Power, Performance, Area)에 중점을 두고 FPGA 및 ASIC 구현을 위한 고품질 IP 개발 • 효율적인 IP design 및 delivery flow 구축 및 유지 • Integration 및 validation을 위해 cross-functional 팀(Architecture, Verification, SoC design, Software)과 협업 • IP verification 및 FPGA 기반 상용 제품을 위한 FPGA 시스템 구축

• Electrical Engineering, Computer Engineering, Computer Science 또는 관련 전공의 학사, 석사, 박사 학위 보유 • ASIC 또는 FPGA 설계 환경에서 최소 3년 이상의 하드웨어 설계 실무 경험 • 디지털 하드웨어 설계 개념 및 SoC 또는 FPGA 개발 흐름에 대한 탄탄한 이해 • Verilog HDL 및 industry-standard EDA tools 실무 경험

1. Digital Hardware IP Logic Design • Network 또는 high-speed interface IPs (Ethernet, PCIe, UCIe) 관련 경험 • Storage 관련 IPs (예: SSD controller design) 경험 • High-Level Synthesis (예: Catapult HLS 또는 Stratus) 경험 2. Design Technology (Design Flow & Automation) • Top-level SoC integration 및 RTL, DV, backend implementation 전반에 걸친 end-to-end design flow 구축 경험 • RTL code transformation/generation 및 memory model replacement를 포함한 design workflow scripting 및 automation 경험 • Standard cell libraries, memory models, hard macro IPs 관리 및 DRC(linting, CDC, synthesizability)와 RTL-level power estimation 등의 QA flow 구축 경험 • EDA tool version 평가 및 새로운 methodology/technology 검토 경험 3. FPGA Prototyping & Product Development • Vendor-specific toolchains(Vivado, Quartus 등)를 사용한 FPGA 프로젝트 수행 실적 • 상용 FPGA 기반 제품 개발 경험 • ARM-based FPGA platforms, PCI Express, Ethernet interfaces, memory subsystems(예: DDRx, LPDDRx, NAND, NOR) 경험

1. 서류 전형 2. 실무진 면접(기술 PT면접) 3. 임원 면접 4. 처우 협의 5. 최종 합격 ＜채용 서류 반환에 관한 고지＞ 본 고지는 「채용절차의 공정화에 관한 법률」 제11조 제6항에 따른 것입니다. 최종 합격자를 제외한 구직자는 제출한 채용 서류의 반환을 청구할 수 있습니다. 1. 반환 청구권자 및 기간 채용 과정에서 최종 합격하지 못한 구직자는 합격 여부가 확정된 날로부터 180일 이내에 제출한 채용 서류의 반환을 청구할 수 있습니다. 단, 홈페이지나 전자우편(이메일)으로 제출된 서류, 또는 회사의 요구 없이 구직자가 자발적으로 제출한 서류는 반환 대상에서 제외됩니다. 또한, 천재지변이나 회사에 책임 없는 사유로 서류가 멸실된 경우 반환한 것으로 간주합니다. 2. 반환 청구 방법 채용 서류 반환을 희망하는 구직자는 「채용절차의 공정화에 관한 법률 시행규칙」 별지 제3호 서식인 '채용서류 반환청구서'를 작성하여 이메일(

[email protected]

)로 접수해 주시기 바랍니다. 제출 확인 후 14일 이내에 지정된 주소지로 등기우편을 통해 발송해 드립니다. 3. 반환 비용 반환에 소요되는 등기우편 비용은 수취인(구직자) 부담으로 진행되니 유의하시기 바랍니다. 4. 서류의 보관 및 파기 회사는 합격 여부 확정일로부터 180일 동안 채용 서류를 보관합니다. 해당 기간 내에 반환 청구가 없는 경우, 「개인정보 보호법」에 따라 지체 없이 모든 채용 서류를 파기할 예정입니다.

• 점심식대 연봉 외 별도 제공 (15,000원) • 야근 시 식대 (15,000원) 및 택시비 제공 • 종합병원에서 높은 수준의 건강검진 매년 제공 (+1일 공가) • 최고사양의 업무기기 및 사무용품 (모션데스크, 허먼밀러 의자 등) • 커피 및 스낵바 무제한 제공 • 경조사 지원 • 스톡옵션 등 성과에 따른 보상의 기회 • 업무상 도서구매 지원, 컨퍼런스 지원 등 성장의 기회