-초고속 memory interface PHY 설계(LPDDR, HBM, 3D-DRAM)
-고속/저전력 PHY architecture 개발
-Training algorithm 개발
-Circuit-level custom 회로 설계 및 digital front-end 설계
-고속/저전력 IP 설계 design flow 및 methodology 개발
자격 요건
- 유관경력 4~10년
Knowledge 관련
- Digital 설계 경험(digital RTL 설계, FE/BE 설계)
- Design methodology 개발 경험
- 저전력/고속 회로 설계 경험